模拟和数字设计人员看待同一个问题的方式通常不一样——就像大部分设计师可能都知道，在生活的世界中，混合信号正在不断增加。 对某人来说是“po-tay-to”的东西，对另一个人来说就是“po-tah-to”；或者可能是“to-may-to”而不是“to-mah-to”。 对模拟工程师来说是
如果是ADC，如何才能跨越模拟和数字世界间的护栏？ 要想获得答案，设计师必须了解这两者，以及它们之间的关系。
跨越护栏能获得的优势不多，这是其中之一。 目前很多时钟产品都提供器件的标称相位噪声，而不提供标称抖动。 首先需要确定如何从相位噪声过渡到抖动。 随后便可以利用特定的抖动来预测ADC的SNR。 以下是抖动相关的数学方面的计算。 下图显示如何利用时钟源的相位噪声计算抖动。
如图所示，相位噪声曲线下方不同的面积均以高亮表示（A1到A5）。在时钟源数据手册中，这些面积就是每块区域对应的积分相位噪声功率(dBc)。 为了简化数学计算，利用梯形近似来得到每一个区域的面积大小。为了从该相位噪声信息中获取抖动，需要对近载波到基波时钟频率再到编码带宽（即ADC采样速率）范围内的相位噪声进行积分。
首先，沿曲线取所有相位噪声点的反对数，然后将所有的数据相加，得到积分噪声。 其基本思想是对积分带宽内的噪声求和，如下所示。
求解该式，便得总积分噪声。接着，需要将其转换成以秒为单位的rms抖动，以便用来计算对ADC噪声的影响(SNR)。为了实现这一目标，需要用到下式：
工程师可以利用该数据对相位噪声进行积分，找到rms抖动并推导出它对ADC SNR的影响。如MT-008中所示，近载波相位噪声对ADC的SNR影响不大。宽带相位噪声的影响最大。因此，可以作出一些假设，使计算更为简便、节省一点时间，并对最终SNR有一个良好的估算。根据时钟源相位噪声推导出来的rms抖动，便可以非常精确地预测ADC的SNR。
借此，工程师可以根据这些等式，利用时钟源的相位噪声推导出rms抖动，找到它对ADC的SNR产生的影响。